Tìm hiểu Quy trình BẬT MOSFET

Quy trình BẬT MOSFET được tính toán chính xác đảm bảo rằng thiết bị được BẬT với hiệu quả tối ưu.

Trong khi thiết kế mạch dựa trên MOSFET, bạn có thể tự hỏi cách BẬT MOSFET chính xác là gì? Hoặc đơn giản là điện áp tối thiểu cần được áp dụng qua cổng / nguồn của thiết bị để BẬT hoàn hảo?

Mặc dù đối với nhiều hệ thống kỹ thuật số, đây có thể không phải là vấn đề, nhưng các hệ thống 5V như DSP, FPGA và Arduinos yêu cầu thúc đẩy đầu ra của họ để có điều kiện chuyển mạch tối ưu cho MOSFET được kết nối.

Và trong những tình huống này, nhà thiết kế bắt đầu xem xét các thông số kỹ thuật của MOSFET để lấy dữ liệu điện áp ngưỡng. Người thiết kế giả định rằng MOSFET sẽ BẬT và thay đổi trạng thái khi mức ngưỡng này vượt qua.

Tuy nhiên, điều này có thể không đơn giản như nó có thể được.

Điện áp ngưỡng V là gì_{GS (th)}

Trước hết chúng ta phải nhận ra rằng điện áp ngưỡng, ký hiệu là V_{GS (th)}không phải để các nhà thiết kế mạch phải lo lắng.

Nói một cách chính xác, đó là điện áp cổng làm cho dòng xả của MOSFET vượt qua mức ngưỡng 250 μA và điều này được thử nghiệm trong các điều kiện mà thông thường có thể không bao giờ chuyển tiếp trong các ứng dụng thực tế.

Trong quá trình phân tích nhất định, 5V không đổi được sử dụng để kiểm tra thiết bị đã đề cập ở trên. Nhưng kiểm tra này thường được thực hiện với cổng và cống của thiết bị được kết nối hoặc nối tắt với nhau. Bạn có thể dễ dàng lấy thông tin này trong chính biểu dữ liệu, vì vậy không có gì bí ẩn về bài kiểm tra này.

Bảng trên chỉ ra các mức ngưỡng và các điều kiện kiểm tra liên quan cho một MOSFET mẫu.

Đối với một ứng dụng mong muốn, nhà thiết kế có thể lo lắng về một tình huống đáng sợ được gọi là điện áp cổng 'cảm ứng', đây có thể là một vấn đề nghiêm trọng, chẳng hạn như trong MOSFET phía thấp của bộ chuyển đổi buck đồng bộ .

Như đã thảo luận trước đó, ở đây chúng ta cũng phải hiểu rằng vượt qua ngưỡng V_{GS (th)}mức có thể không buộc thiết bị chạy vào tình trạng hỏng hóc bắn qua. Mức này thực sự cho nhà thiết kế biết về ngưỡng mà MOSFET bắt đầu BẬT và không phải là tình huống mà mọi thứ chỉ kết thúc hoàn toàn.

Có thể khuyến khích rằng trong khi MOSFET ở trạng thái TẮT chuyển mạch, điện áp cổng được duy trì dưới mức V_{GS (th)}mức, để ngăn chặn rò rỉ hiện tại. Nhưng trong khi BẬT thông số này có thể bị bỏ qua.

Chuyển đường cong đặc trưng

Bạn sẽ tìm thấy một sơ đồ đường cong khác có tên đặc điểm chuyển giao trong bảng dữ liệu MOSFET giải thích hành vi BẬT của nó để đáp ứng với việc tăng điện áp cổng.

Nói một cách chính xác, điều này có thể liên quan nhiều hơn đến phân tích biến thiên dòng điện đối với điện áp cổng và nhiệt độ vỏ thiết bị. Trong phân tích này, V_DSđược giữ ở mức cố định nhưng mức cao, khoảng 15V, có thể không được tiết lộ trong thông số kỹ thuật của biểu dữ liệu.

Nếu chúng ta tham khảo đường cong như hình trên, chúng ta nhận thấy rằng đối với dòng xả 20 Amp, điện áp cổng vào nguồn 3,2 V có thể không đủ.

Sự kết hợp này sẽ tạo ra VDS 10 V thường với công suất tiêu thụ 200 watt.

Dữ liệu đường cong truyền có thể hữu ích cho MOSFET hoạt động trong phạm vi tuyến tính, tuy nhiên, dữ liệu đường cong có thể có ít ý nghĩa hơn đối với MOSFET trong các ứng dụng chuyển mạch.

Đặc điểm đầu ra

Đường cong tiết lộ dữ liệu thực tế liên quan đến điều kiện BẬT hoàn toàn của MOSFET được gọi là đường cong đầu ra như hình dưới đây:

Đây, cho các cấp độ khác nhau của V_GSsự giảm về phía trước của MOSFET được đo như một hàm của dòng điện. Các kỹ sư thiết bị sử dụng dữ liệu đường cong này để xác nhận mức điện áp cổng tối ưu.

Đối với mỗi mức điện áp cổng đảm bảo MOSFET chuyển hoàn toàn BẬT [R_{DS (trên)}], chúng tôi nhận được một loạt các điện áp giảm (V_GS) xuyên từ cống đến nguồn có phản ứng tuyến tính nghiêm ngặt với dòng điện. Phạm vi bắt đầu từ 0 trở lên.

Đối với điện áp cổng thấp hơn (V_GS), khi dòng thoát tăng lên, chúng ta thấy đường cong mất phản ứng tuyến tính, di chuyển qua 'đầu gối' và sau đó đi ngang.

Các chi tiết về đường cong ở trên cung cấp cho chúng ta các đặc tính đầu ra hoàn chỉnh cho một loạt điện áp cổng từ 2,5 V đến 3,6 V.

Người dùng MOSFET thường có thể coi đây là hàm tuyến tính. Tuy nhiên, ngược lại, các kỹ sư thiết bị có thể thích chú ý hơn đến vùng màu xám của biểu đồ, vùng này gợi ý vùng bão hòa hiện tại cho điện áp cổng áp dụng.

Nó tiết lộ dữ liệu hiện tại đã chạm vào điểm bão hòa hoặc giới hạn bão hòa. Tại thời điểm này, nếu V_DSđược tăng lên sẽ dẫn đến sự gia tăng biên của dòng điện, nhưng sự gia tăng nhỏ trong dòng thoát có thể dẫn đến V lớn hơn nhiều_DS.

Đối với các mức điện áp cổng tăng lên, cho phép MOSFET BẬT hoàn toàn, vùng bóng mờ màu xanh lá cây sẽ cho chúng ta thấy điểm hoạt động của quá trình, được biểu thị là vùng điện trở (hoặc Ohmic).

Xin lưu ý rằng các đường cong ở đây chỉ hiển thị các giá trị điển hình và không bao gồm bất kỳ ranh giới tối thiểu hoặc tối đa nào.

Trong khi hoạt động ở nhiệt độ xung quanh thấp hơn, thiết bị sẽ yêu cầu điện áp cổng cao hơn để duy trì trong vùng điện trở, có thể tăng lên với tốc độ 0,3% / ° C.

MOSFET RDS (bật) là gì

Khi các kỹ sư thiết bị phải gặp các đặc tính đầu ra của MOSFET, về cơ bản họ sẽ muốn tìm hiểu về R_{DS (trên)}của thiết bị có tham chiếu đến các điều kiện hoạt động cụ thể.

Nói chung, đây có thể là sự kết hợp của V_GSvà tôi_DSqua khu vực mà đường cong đã lệch khỏi đường thẳng vào phần được biểu thị bằng bóng xám.

Xem xét ví dụ được thảo luận ở trên, điện áp cổng 3,1 V với dòng điện ban đầu là 10 Amps, các kỹ sư sẽ biết rằng R_{DS (trên)}sẽ có xu hướng lớn hơn giá trị ước tính. Đã nói điều này, chúng tôi có mong đợi nhà sản xuất MOSFET cung cấp dữ liệu gần đúng về điều này không?

Với cả hai đại lượng V_DSvà tôi_DSdễ dàng có được trong đường cong, nó có thể trở nên quá hấp dẫn, và thường bị đầu hàng, để chia hai đại lượng ở kết quả R_{DS (trên)}.

Tuy nhiên, đáng buồn là chúng tôi không có R_{DS (trên)}để đánh giá ở đây. Nó dường như không có sẵn cho các tình huống đã đề cập vì đối với bất kỳ phần nào của vạch tải trọng đại diện cho một điện trở phải đi qua điểm gốc theo một cách tuyến tính.

Điều đó nói rằng, có thể mô phỏng đường tải ở dạng tổng hợp giống như điện trở phi tuyến tính.

Ở mức tối thiểu, điều này sẽ đảm bảo rằng bất kỳ hiểu biết nào về hoạt động thực tế đều được duy trì ở nguồn gốc (0, 0).

Đặc điểm đường cong phí cổng

Dữ liệu đường cong phí cổng thực sự cung cấp cho chúng ta một gợi ý thực sự liên quan đến thông số kỹ thuật BẬT của MOSFET như thể hiện trong hình bên dưới :

Mặc dù đường cong trên là tiêu chuẩn bao gồm trong tất cả các bảng dữ liệu MOSFET, các chỉ dẫn cơ bản hiếm khi được người dùng MOSFET hiểu được.

Hơn nữa, sự tiến bộ hiện đại trong các bố cục MOSFET, chẳng hạn như rãnh và cổng được che chắn, yêu cầu sửa đổi địa chỉ dữ liệu.

Ví dụ: thông số kỹ thuật có tên 'gate-charge' có thể hơi gây hiểu nhầm.

Các phần tuyến tính và phân chia của đường cong không xuất hiện giống như điện áp sạc tụ điện, bất kể giá trị phi tuyến tính mà nó có thể thể hiện là bao nhiêu.

Nói một cách chính xác, đường cong điện tích cổng biểu thị dữ liệu liên quan của hai tụ điện không song song, có độ lớn khác nhau và mang các mức điện áp khác nhau.

Về lý thuyết, điện dung chức năng như được chứng kiến ​​từ thiết bị đầu cuối cổng MOSFET được xác định với phương trình:

C_Iss= C_gs+ C_gd

nơi C_Iss= điện dung cổng, C_gs= điện dung nguồn cổng, C_gd= điện dung cống cổng

Mặc dù có vẻ khá đơn giản để đo lường đơn vị này và chỉ định trong biểu dữ liệu, nhưng cần lưu ý rằng thuật ngữ C_Issthực ra không phải là điện dung thực.

Có thể hoàn toàn sai khi nghĩ rằng MOSFET được BẬT chỉ thông qua một điện áp đặt trên 'điện dung cổng C_Iss'.

Như được chỉ ra trong hình trên, ngay trước khi MOFET BẬT, điện dung cổng không có điện tích, nhưng điện dung tại cửa xả C_gdsở hữu một điện tích âm cần được loại bỏ.

Cả hai điện dung này đều có bản chất phi tuyến tính và giá trị của chúng phần lớn thay đổi khi điện áp áp dụng thay đổi.

Do đó, điều quan trọng cần lưu ý là các khoản phí được lưu trữ của MOSFET sẽ xác định đặc tính chuyển mạch của nó, chứ không phải giá trị điện dung cho một mức điện áp cụ thể.

Vì hai phần tử có điện dung tạo thành C_Isscó các thuộc tính vật lý khác nhau, chúng có xu hướng bị sạc với các mức điện áp khác nhau, đòi hỏi quá trình BẬT MOSFET cũng phải trải qua hai giai đoạn.

Trình tự chính xác có thể khác nhau đối với các ứng dụng điện trở và cảm ứng, nhưng thông thường hầu hết các tải thực tế có tính cảm ứng cao, quá trình này có thể được mô phỏng như được mô tả trong hình sau:

Trình tự thời gian tính phí cổng

Trình tự thời gian sạc cổng của MOSFET có thể được nghiên cứu từ sơ đồ dưới đây:

Nó có thể được hiểu với lời giải thích sau:

1. T0 - T1: C_gsphí từ 0 đến V_{GS (th)}... V_DShoặc tôi_DSkhông trải qua bất kỳ thay đổi nào.
2. T1-T2, dòng điện bắt đầu tăng trong MOSFET để đáp ứng với điện áp cổng ngày càng tăng từ V_{GS (th)}tối đa điện áp cao nguyên V_gp.
3. Ở đây, IDS tăng và đạt đến dòng đầy tải từ 0 V, mặc dù V_DSvẫn không bị ảnh hưởng và không đổi. Điện tích liên kết được hình thành thông qua tích phân của C_gstừ 0 V đến V_gpvà Q_gsđược đưa ra trong các biểu dữ liệu.
4. T2 - T3: Quan sát vùng phẳng giữa T2 và T3, nó được gọi là cao nguyên Miller.
5. Trước khi công tắc BẬT, C_gdsạc và giữ đến điện áp cung cấp V_TRONG, cho đến khi tôi_DSđạt giá trị đỉnh I (tải) tại T2.
6. Khoảng thời gian từ T2 đến T3, điện tích âm (V_TRONG- V_gp) được chuyển đổi thành điện tích dương đối với điện áp bình nguyên V_gp.
7. Điều này cũng có thể được hình dung như sự giảm điện áp xả từ V_TRONGgần như bằng không.
8. Điện tích tham gia bằng xung quanh C_gdtích phân từ 0 đến V_trong, được hiển thị dưới dạng Q_gdtrong biểu dữ liệu.
9. Trong thời gian T3 - T4, điện áp cổng tăng lên từ V_gpđến V_GSvà ở đây chúng tôi hầu như không tìm thấy bất kỳ thay đổi nào đối với V_DSvà tôi_DS, nhưng R thực sự_{DS (trên)}giảm nhẹ khi điện áp cổng tăng lên. Ở mức điện áp nào đó trên V_gp, cung cấp cho các nhà sản xuất đủ tự tin để khắc phục giới hạn trên của R hiệu quả_{DS (trên)}.

Đối với tải quy nạp

Sự gia tăng dòng điện trong kênh MOSFET do tải cảm ứng cần được hoàn thành trước khi điện áp bắt đầu giảm.

Khi bắt đầu bình nguyên, MOSFET ở trạng thái TẮT, với sự hiện diện của dòng điện và điện áp cao qua cống đến nguồn.

Trong khoảng thời gian từ T2 đến T3, một điện tích Q_gdđược áp dụng cho cổng của MOSFET, trong đó đặc tính MOSFET chuyển từ chế độ dòng điện không đổi sang chế độ điện trở không đổi ở cuối.

Khi quá trình chuyển đổi trên xảy ra, không có thay đổi đáng chú ý trong điện áp cổng V_gpdiễn ra.

Đây là lý do không bao giờ là một ý tưởng khôn ngoan nếu liên hệ quá trình BẬT MOSFET với bất kỳ mức điện áp cổng cụ thể nào.

Điều này cũng có thể đúng đối với quá trình TẮT công tắc, quá trình này yêu cầu hai điện tích giống nhau (đã thảo luận trước đó) được loại bỏ khỏi cổng của MOSFET theo thứ tự ngược lại.

Tốc độ chuyển mạch MOSFET

Trong khi Q_gscộng với Q_gdcùng nhau đảm bảo rằng MOSFET sẽ BẬT hoàn toàn, nó không cho chúng ta biết điều này sẽ xảy ra nhanh như thế nào.

Dòng điện hoặc điện áp sẽ chuyển đổi nhanh như thế nào được quyết định bởi tốc độ mà các phần tử điện tích ở cổng được áp dụng hoặc loại bỏ. Điều này còn được gọi là dòng truyền động cổng.

Mặc dù tốc độ tăng và giảm nhanh đảm bảo tổn thất chuyển mạch thấp hơn trong MOSFET, nhưng điều này cũng có thể làm phát sinh các biến chứng cấp hệ thống liên quan đến tăng điện áp đỉnh, dao động và nhiễu điện từ, đặc biệt là trong thời gian tắt các phiên bản của tải cảm ứng.

Điện áp giảm tuyến tính được mô tả trong Hình 7 ở trên quản lý để nhận một giá trị không đổi của Cgd, điều này khó có thể xảy ra với MOSFET trong các ứng dụng thực tế.

Nói một cách chính xác, phí cống rãnh C_gdđối với MOSFET siêu tiếp giáp điện áp cao như SiHF35N60E thể hiện phản ứng tuyến tính cao đáng kể, như có thể thấy trong hình sau:

Phạm vi biến thể tồn tại trong giá trị của C_rss(chuyển ngược) là hơn 200: 1 trong 100 V. Do đó, thời gian rơi thực tế của điện áp so với đường cong điện tích cổng xuất hiện giống như đường đứt nét được thể hiện bằng màu đỏ trong hình 7.

Ở điện áp cao hơn, thời gian tăng và giảm của các điện tích, cùng với giá trị dV / dt tương đương của chúng phụ thuộc nhiều hơn vào giá trị của C_rss, thay vì tích phân của toàn bộ đường cong được biểu thị là Q_gd.

Khi người dùng muốn so sánh các thông số kỹ thuật của MOSFET trong các môi trường thiết kế khác nhau, họ nên nhận ra rằng MOSFET với một nửa Q_gdgiá trị không nhất thiết phải có tốc độ chuyển mạch nhanh hơn hai lần, hoặc tổn thất chuyển đổi ít hơn 50%.

Điều này là do, theo C_gdđường cong và độ lớn của nó ở điện áp cao hơn, rất có thể MOSFET có Qgd thấp trong biểu dữ liệu, nhưng không tăng tốc độ chuyển mạch.

Tổng kết

Trong quá trình triển khai thực tế, việc BẬT MOSFET xảy ra thông qua một loạt các quá trình chứ không phải với một tham số xác định trước.

Các nhà thiết kế vi mạch phải ngừng tưởng tượng rằng V_{GS (th)}, hoặc các mức điện áp có thể được sử dụng làm điện áp cổng để chuyển đầu ra MOSFET từ R cao xuống thấp_{DS (trên)}.

Có thể là vô ích khi nghĩ về việc có một R_{DS (trên)}thấp hơn hoặc cao hơn mức điện áp cổng cụ thể, vì mức điện áp cổng về bản chất không quyết định việc BẬT MOSFET. Đúng hơn là phí Q_gsvà Q_gdđược đưa vào MOSFET để thực thi công việc.

Bạn có thể thấy điện áp cổng tăng trên V_{GS (th)}và V_gptrong quá trình sạc / xả nhưng những điều này không quá quan trọng.

Tương tự như vậy, MOSFET có thể BẬT hoặc TẮT nhanh đến mức nào trong ngày có thể là một hàm phức tạp của Q_gshoặc Q_gd.

Để đánh giá tốc độ chuyển mạch MOSFET, đặc biệt là MOSFET nâng cao, người thiết kế phải trải qua một nghiên cứu toàn diện liên quan đến đường cong phí cổng và đặc tính điện dung của thiết bị.

Tài liệu tham khảo: https://www.vishay.com/