Các loại hệ thống Kỹ thuật số khác nhau được xây dựng từ rất ít loại cấu hình mạng cơ bản như cổng AND, cổng NAND, cổng Hoặc, v.v.… Các mạch cơ bản này được sử dụng lặp đi lặp lại trong các tổ hợp tôpô khác nhau. Ngoài việc thực hiện logic, các hệ thống kỹ thuật số cũng phải lưu trữ các số nhị phân. Đối với những ô nhớ này, còn được gọi là DEP LÊ' s được thiết kế. Để thực hiện một số chức năng như cộng nhị phân. Do đó, để thực hiện các chức năng như vậy, sự kết hợp của cổng logic và FLIP-FLOP được thiết kế trên một vi mạch đơn chip. Các vi mạch này tạo thành các khối xây dựng thực tế của các hệ thống Kỹ thuật số. Một trong những khối xây dựng như vậy được sử dụng để bổ sung nhị phân là Trình quảng cáo nhìn trước thực hiện.

Nhà quảng cáo nhìn trước mang theo là gì?

Một máy tính kỹ thuật số phải chứa các mạch có thể thực hiện các phép tính số học như cộng, trừ, nhân và chia. Trong số này, cộng và trừ là các phép toán cơ bản trong khi nhân và chia là các phép cộng và trừ được lặp lại tương ứng.

Để thực hiện các hoạt động này, ‘Mạch bổ sung’ được thực hiện bằng các cổng logic cơ bản. Mạch quảng cáo được phát triển thành Half-adder, Full-adder, Ripple-carry Adder và Carry Look-front Adder.

Trong số này Carry Look-before Adder là mạch cộng nhanh hơn. Nó làm giảm độ trễ lan truyền, xảy ra trong quá trình bổ sung, bằng cách sử dụng mạch phần cứng phức tạp hơn. Nó được thiết kế bằng cách biến đổi mạch Adder mang gợn sóng sao cho logic mang của bộ cộng được thay đổi thành logic hai cấp.

Trình quảng cáo nhìn trước 4 bit Carry

Trong các bộ cộng song song, đầu ra thực hiện của mỗi bộ cộng đầy đủ được đưa ra như một đầu vào thực hiện cho trạng thái bậc cao tiếp theo. Do đó, các bộ cộng này không thể tạo ra các đầu ra mang và tổng của bất kỳ trạng thái nào trừ khi có sẵn đầu vào mang cho trạng thái đó.

Vì vậy, để tính toán xảy ra, mạch phải đợi cho đến khi bit mang được truyền đến tất cả các trạng thái. Điều này gây ra sự chậm trễ lan truyền trong mạch.

4-bit-Ripple-Carry-Adder

Hãy xem xét mạch cộng mang 4 bit gợn sóng ở trên. Ở đây, tổng S3 có thể được tạo ra ngay sau khi các đầu vào A3 và B3 được đưa ra. Nhưng carry C3 không thể được tính cho đến khi bit carry C2 được áp dụng trong khi C2 phụ thuộc vào C1. Do đó, để tạo ra kết quả cuối cùng ở trạng thái ổn định, carry phải truyền qua tất cả các trạng thái. Điều này làm tăng độ trễ lan truyền mang của mạch.

Độ trễ lan truyền của bộ cộng được tính là “độ trễ lan truyền của mỗi cổng nhân với số tầng trong mạch”. Để tính toán một số lượng lớn các bit, nhiều giai đoạn phải được thêm vào, điều này làm cho độ trễ tồi tệ hơn nhiều. Do đó, để giải quyết tình huống này, Carry Look-front Adder đã được giới thiệu.

Để hiểu chức năng của Trình quảng cáo nhìn trước mang theo, Trình quảng cáo nhìn trước mang theo 4 bit được mô tả bên dưới.

“các loại cảm biến và ứng dụng của chúng ”

4-bit-Carry-Look-front-Adder-Logic-Diagram

Trong bộ cộng này, đầu vào mang ở bất kỳ giai đoạn nào của bộ cộng đều độc lập với các bit mang được tạo ra ở các giai đoạn độc lập. Ở đây đầu ra của bất kỳ giai đoạn nào chỉ phụ thuộc vào các bit được thêm vào trong các giai đoạn trước và đầu vào mang được cung cấp ở giai đoạn đầu. Do đó, mạch ở bất kỳ giai đoạn nào không phải đợi tạo ra bit mang từ giai đoạn trước và bit mang có thể được đánh giá bất kỳ lúc nào.

Bảng sự thật của Nhà quảng cáo nhìn về phía trước

Để suy ra bảng chân lý của bộ cộng này, hai thuật ngữ mới được giới thiệu - Mang tạo và mang truyền. Mang tạo ra Gi = 1 bất cứ khi nào có Ci + 1 mang được tạo ra. Nó phụ thuộc vào đầu vào Ai và Bi. Gi là 1 khi cả Ai và Bi bằng 1. Do đó, Gi được tính là Gi = Ai. Bi.

Pi nhân giống mang được liên kết với sự lan truyền mang từ Ci đến Ci + 1. Nó được tính là Pi = Ai ⊕ Bi. Bảng chân trị của bộ cộng này có thể bắt nguồn từ việc sửa đổi bảng chân trị của bộ cộng đầy đủ.

Sử dụng các thuật ngữ Gi và Pi, Sum Si và Carry Ci + 1 được đưa ra như sau:

Si = Pi ⊕ Gi.
Ci + 1 = Ci.Pi + Gi.

Do đó, các bit mang C1, C2, C3 và C4 có thể được tính như

C1 = C0.P0 + G0.
C2 = C1.P1 + G1 = (C0.P0 + G0) .P1 + G1.
C3 = C2.P2 + G2 = (C1.P1 + G1) .P2 + G2.
C4 = C3.P3 + G3 = C0.P0.P1.P2.P3 + P3.P2.P1.G0 + P3.P2.G1 + G2.P3 + G3.

Có thể quan sát thấy từ các phương trình mang Ci + 1 chỉ phụ thuộc vào mang C0, không phụ thuộc vào các bit mang trung gian.

Thực hiện-Nhìn-trước-Nhà quảng cáo-Sự thật-Bảng

Sơ đồ mạch

Các phương trình trên được thực hiện bằng cách sử dụng các mạch tổ hợp hai cấp cùng với các cổng AND, OR, trong đó các cổng được giả định có nhiều đầu vào.

Carry-Output-Generation-Circuit-of-Carry-Look-front-Adder

Mạch Carry Look-before Adder 4-bit được đưa ra bên dưới.

4-bit-Carry-Look-front-Adder-Circuit-Diagram

Các mạch Carry Look-front Adder 8 bit và 16 bit có thể được thiết kế bằng cách xếp tầng mạch cộng 4 bit với logic mang.

“cầu chì loại d là gì ”

Ưu điểm của Trình quảng cáo nhìn trước thực hiện

Trong bộ cộng này, độ trễ lan truyền được giảm xuống. Đầu ra thực hiện ở bất kỳ giai đoạn nào chỉ phụ thuộc vào bit mang ban đầu của giai đoạn đầu. Sử dụng bộ cộng này, có thể tính toán các kết quả trung gian. Bộ cộng này là bộ cộng nhanh nhất được sử dụng để tính toán.

Các ứng dụng

Các Bộ cộng Nhìn trước Mang tốc độ cao được sử dụng như là IC. Do đó, có thể dễ dàng nhúng bộ cộng vào mạch. Bằng cách kết hợp hai hoặc nhiều phép tính cộng của các hàm boolean bit cao hơn có thể được thực hiện dễ dàng. Ở đây, sự gia tăng số lượng cổng cũng vừa phải khi được sử dụng cho các bit cao hơn.

Đối với Adder này, có sự cân bằng giữa diện tích và tốc độ. Khi được sử dụng để tính toán bit cao hơn, nó cung cấp tốc độ cao nhưng độ phức tạp của mạch cũng tăng lên do đó làm tăng diện tích chiếm dụng của mạch. Bộ cộng này thường được triển khai dưới dạng mô-đun 4 bit được xếp tầng với nhau khi được sử dụng cho các tính toán cao hơn. Bộ cộng này đắt hơn so với các bộ cộng khác.

Đối với tính toán boolean trong máy tính, bộ cộng đang được sử dụng thường xuyên. Charles Babbage đã triển khai một cơ chế dự đoán bit mang trong máy tính, để giảm độ trễ do người bổ sung mang theo gợn sóng . Trong khi thiết kế một hệ thống, tốc độ tính toán là yếu tố quyết định cao nhất đối với một nhà thiết kế. Năm 1957, Gerald B. Rosenberger được cấp bằng sáng chế cho Binary Carry Look-front Adder hiện đại. Dựa trên phân tích độ trễ của cổng và mô phỏng, các thí nghiệm đang được tiến hành để sửa đổi mạch của bộ cộng này để làm cho nó nhanh hơn nữa. Đối với bộ cộng nhìn trước thực hiện n-bit, độ trễ truyền là bao nhiêu, khi cho trước độ trễ của mỗi cổng là 20?

Tín dụng hình ảnh

Cổng nghiên cứu