Các nhà thiết kế hệ thống nhúng và SOC (hệ thống trên chip) chọn cụ thể lõi vi xử lý , thư viện và các công cụ khác nhau để phát triển các ứng dụng dựa trên bộ vi xử lý. Bộ xử lý ARM là một trong những lựa chọn thay thế tốt nhất có sẵn cho các nhà thiết kế hệ thống nhúng. Trong vài năm qua, kiến trúc ARM đã trở nên rất phổ biến và chúng có sẵn từ các nhà sản xuất vi mạch khác nhau. Các ứng dụng của bộ vi xử lý ARM liên quan đến điện thoại di động, hệ thống phanh ô tô, v.v. Một cộng đồng ARM toàn cầu đã phát triển chất bán dẫn cũng như các tập đoàn thiết kế sản phẩm bao gồm các kỹ sư, nhà thiết kế và nhà phát triển. Bài viết này viết về cấu hình chân, kiến trúc và vi điều khiển LPC2148 dựa trên ARM7. Bài viết này sẽ giúp bạn hiểu những kiến thức cơ bản về vi điều khiển.

Bộ vi điều khiển LPC2148 dựa trên ARM7

Dạng đầy đủ của một ARM là một máy tính tập lệnh rút gọn nâng cao (RISC) máy và nó là một kiến trúc bộ xử lý 32-bit được mở rộng bởi các phần sở hữu của ARM. Các ứng dụng của bộ xử lý ARM bao gồm một số bộ vi điều khiển cũng như bộ xử lý. Kiến trúc của bộ xử lý ARM đã được cấp phép bởi nhiều tập đoàn để thiết kế các sản phẩm và CPU SoC dựa trên bộ xử lý ARM. Điều này cho phép các tập đoàn sản xuất các sản phẩm của họ bằng kiến trúc ARM. Tương tự như vậy, tất cả các công ty bán dẫn chính sẽ sản xuất các SOC dựa trên ARM như Samsung, Atmel, TI, v.v.

Bộ xử lý ARM7 là gì?

Bộ xử lý ARM7 thường được sử dụng trong các ứng dụng hệ thống nhúng. Ngoài ra, nó là sự cân bằng giữa trình tự Cortex cổ điển và mới. Bộ xử lý này rất hữu ích trong việc tìm kiếm các tài nguyên hiện có trên internet với tài liệu xuất sắc do NXP Semiconductors cung cấp. Nó hoàn toàn phù hợp cho một người học việc để có được triển khai thiết kế phần cứng và phần mềm chi tiết.

Bộ vi điều khiển LPC2148

Bộ vi điều khiển LPC2148 được thiết kế bởi Philips (NXP Semiconductor) với một số tính năng và thiết bị ngoại vi tích hợp sẵn. Do những lý do này, nó sẽ tạo độ tin cậy cao hơn cũng như là lựa chọn hiệu quả cho nhà phát triển ứng dụng. LPC2148 là vi điều khiển 16 bit hoặc 32 bit dựa trên họ ARM7.

Đặc điểm của LPC2148

Các tính năng chính của LPC2148 bao gồm những điều sau đây.

LPC2148 là bộ vi điều khiển dựa trên họ ARM7 16 bit hoặc 32 bit và có sẵn trong một gói LQFP64 nhỏ.
ISP (trong lập trình hệ thống) hoặc IAP (trong lập trình ứng dụng) sử dụng phần mềm bộ nạp khởi động trên chip.
RAM tĩnh trên chip là 8 kB-40 kB, bộ nhớ flash trên chip là 32 kB-512 kB, giao diện rộng là 128 bit, hoặc bộ gia tốc cho phép hoạt động tốc độ cao 60 MHz.
Mất 400 mili giây thời gian để xóa dữ liệu trong toàn bộ chip và thời gian 1 mili giây cho 256 byte lập trình.
Giao diện theo dõi nhúng và ICE RT nhúng cung cấp khả năng gỡ lỗi thời gian thực với khả năng truy tìm tốc độ cao của việc thực thi lệnh và phần mềm Real Monitor trên chip.
Nó có 2 kB RAM điểm cuối và bộ điều khiển thiết bị tốc độ đầy đủ USB 2.0. Hơn nữa, bộ vi điều khiển này cung cấp RAM trên chip 8kB gần USB với DMA.
Một hoặc hai bộ ADC 10 bit cung cấp 6 hoặc 14 i / ps tương tự với thời gian chuyển đổi thấp là 2,44 μs / kênh.
Chỉ DAC 10 bit cung cấp o / p analog có thể thay đổi.
Bộ đếm sự kiện bên ngoài / bộ định thời 32 bit-2, đơn vị PWM và cơ quan giám sát.
Công suất thấp RTC (đồng hồ thời gian thực) & đầu vào xung nhịp 32 kHz.
Một số giao diện nối tiếp như hai UART 16C550, hai I2C-bus với tốc độ 400 kbit / s.
5 volt dung sai cho mục đích chung Các chân đầu vào / đầu ra trong một gói LQFP64 nhỏ.
Các chân ngắt bên ngoài-21.
60 MHz của xung CLK CPU tối đa có thể đạt được từ vòng lặp khóa pha trên chip có thể lập trình được bằng thời gian phân giải là 100 μs.
Bộ dao động tích hợp trên chip sẽ hoạt động bởi một tinh thể bên ngoài có dải tần từ 1 MHz-25 MHz
Các chế độ để tiết kiệm năng lượng chủ yếu bao gồm nhàn rỗi và tắt nguồn.
Để tối ưu hóa thêm năng lượng, có các chức năng ngoại vi bật hoặc tắt riêng lẻ và chia tỷ lệ CLK ngoại vi.

Ký ức

Bộ vi điều khiển LPC2148 có bộ nhớ FLASH 512 kB trên chip cũng như SRAM 32 kB trên chip. Ngoài ra, bộ vi điều khiển này bao gồm hỗ trợ cố hữu RAM USB điểm kết thúc 2kB. Bộ nhớ này phù hợp với tất cả các ứng dụng vi điều khiển.

Hệ thống bộ nhớ FLASH trên chip

Bộ vi điều khiển này bao gồm một hệ thống bộ nhớ Flash 512 kB và bộ nhớ này có thể hữu ích cho cả việc lưu trữ dữ liệu cũng như mã. Việc lập trình bộ nhớ này có thể được thực hiện như sau.

Bằng cách kết hợp giao diện JTAG nối tiếp
Sử dụng UART hoặc ISP (trong lập trình hệ thống)
Khả năng của IAP (Trong lập trình ứng dụng)

Chương trình ứng dụng dựa trên chức năng IAP cũng có thể bị xóa trong khi chương trình đang chạy. Bất cứ khi nào bộ nạp khởi động trên chip LPC2148 trên vi điều khiển được sử dụng, thì 500 kB bộ nhớ Flash sẽ có sẵn cho mã người dùng. Bộ nhớ Flash của vi điều khiển này cung cấp số lượng nhỏ nhất là 100.000 chu kỳ ghi / xóa cũng như lưu trữ dữ liệu trong 20 năm.

SRAM trên chip

Bộ vi điều khiển này cung cấp RAM tĩnh 32-kB và rất hữu ích cho việc lưu trữ dữ liệu hoặc mã. Nó có thể truy cập cho 8-bit, 16-bit và 32-bit.

Cổng đầu vào / đầu ra

Bộ vi điều khiển LPC2148 có hai cổng đầu vào / đầu ra và chúng được gọi là P0 & P1. Mỗi chân cổng đều có nhãn hiệu PX.Y. Ở đây, ‘X’ biểu thị số cổng như 0 hoặc 1, trong khi ‘Y’ biểu thị số pin 0-31. Tất cả các chân cũng có thể thực hiện các tác vụ thay thế. Ví dụ, P0.8 cung cấp dưới dạng chân GPIO và Tx của UART1, AD1.1, PWM4. Trên RST (ĐẶT LẠI), mọi chân được sắp xếp dưới dạng GPIO.

Làm thế nào để bắt đầu với lập trình?

Bước đầu tiên để lập trình lpc2148 là sự sắp xếp các Ghim GPIO. Vì vậy, đây cũng là các khái niệm liên quan như sổ đăng ký . Các chân cổng I / O mục đích chung trong LPC2148 bao gồm P0.0 đến P0.31 và P1.16 đến P1.31 và trên thực tế, các chân này có sẵn dựa trên việc sử dụng chức năng thay thế.

Cổng-0 và Cổng-1 là cổng Đầu vào / Đầu ra 32-bit và mỗi bit của các cổng này có thể được điều khiển theo một hướng riêng. Các hoạt động của cổng-0 & cổng-1 phụ thuộc vào chức năng của một chân được chọn bằng cách sử dụng khối kết nối chân. Trong Cổng-0, các chân như P0.24, P0.26 & P0.27 là không thể có được trong khi ở Cổng-1, các Chân 0 đến 15 không có sẵn. Ở đây, cả hai chân như Port-0 & Port-1 đều được điều khiển bởi hai nhóm thanh ghi được thảo luận dưới đây.

Cấu hình pin LPC2148

Cấu hình chân vi điều khiển dựa trên ARM7 (LPC2148)

Pin1- (P0.21 / PWM5CAP1.3 / AD1.6)

P0.21 là chân GPIO (chân I / O mục đích chung)
AD1.6 chỉ khả dụng trong vi điều khiển LPC2144/46/48 khi AD1.6 biểu thị ADC-1, i / p-6.
PWM5 là đầu ra bộ điều chế độ rộng xung-5.
CAP1.3 là Capture i / p cho Timer-1, channel-3

Pin2- (P0.22 / CAP0.0 / AD1.7 / MAT0.0 2

P0.22 là chân kỹ thuật số GPIO
Chân AD1.7 chỉ khả dụng trong LPC2144/46/48 trong đó AD1.7 biểu thị ADC-1, đầu vào-7
CAP0.0 là chân đầu vào chụp cho Timer-0, kênh-0.
MAT0.0 là đối sánh o / p cho Bộ hẹn giờ-0, kênh-0

Pin3-RTXC1 3

Nó là một I / p cho mạch dao động RTC

Pin4- TRACEPKT3 / P1.19

TRACEPKT3 là một gói theo dõi, bit-3, cổng đầu vào / đầu ra tiêu chuẩn được kéo lên bên trong.
P1.19 là chân kỹ thuật số GPIO

Pin5-RTXC2

Đây là chân ra từ mạch dao động RTC

Pin6, Pin18, Pin25, Pin42 và Pin50

Các chân này là tham chiếu mặt đất

Pin7-VDDA

Chân này là nguồn cung cấp điện áp tương tự (3.3V) và điện áp này rất hữu ích cho chip trên bộ chuyển đổi tương tự sang kỹ thuật số và bộ chuyển đổi kỹ thuật số sang tương tự.

Pin8- P1.18 / TRACEPKT2

P1.18 là chân kỹ thuật số GPIO
TRACEPKT2 là một gói theo dõi, bit-2, cổng đầu vào / đầu ra tiêu chuẩn được kéo lên bên trong.

Pin9- P0.25 / AOUT / AD0.4

P0.25 là chân kỹ thuật số GPIO I
AD0.4 biểu thị ADC-0, đầu vào-4
Aout - đầu ra của DAC và chỉ có thể truy cập được trong LPC2142 / LPC2144 / LPC2146 / LPC2148

Pin10- D +

Chân này là một đường USB D + hai chiều

Pin11- D-

Chân này là một đường D- USB hai chiều

Pin12-P1.17 / TRACEPKT1

P1.17 là chân kỹ thuật số GPIO
TRACEPKT1 là một gói theo dõi, bit-1, cổng đầu vào / đầu ra tiêu chuẩn được kéo lên bên trong.

Pin13-P0.28 / CAP0.2 / AD0.1 / MAT0.2

P0.28 là chân kỹ thuật số GPIO
AD0.1 biểu thị ADC-0, đầu vào-1
CAP0.2 là i / p bắt cho Timer-0, kênh-2.
MAT0.2 là đối sánh o / p cho Timer-0, channel-2

Pin14-P0.29 / CAP0.3 / AD0.2 / MAT0.3

P0.29 là chân kỹ thuật số GPIO
AD0.2 biểu thị ADC-0, đầu vào-2
CAP0.3 là i / p bắt cho Timer-0, kênh-3.
MAT0.3 là đối sánh o / p cho Bộ hẹn giờ-0, kênh-3

Pin15-P0.30 / EINT3 / AD0.3 / CAP0.0

P0.30 là chân kỹ thuật số GPIO
AD0.3 biểu thị ADC-0, đầu vào-3
EINT3 là đầu vào 3 ngắt bên ngoài.
CAP0.3 là bắt i / p cho Timer-0, kênh-0.

Pin16- P1.16 / TRACEPKT0

P1.16 là chân kỹ thuật số GPIO
TRACEPKT1 là một gói theo dõi, bit-0, cổng đầu vào / đầu ra tiêu chuẩn bằng cách kéo lên bên trong

Pin17-P0.31 / UP_LED / CONNECT

P0.31 là chân kỹ thuật số GPIO
UP_LED là chỉ báo LED liên kết tốt của USB. Khi thiết bị được sắp xếp thì nó thấp và khi thiết bị không được sắp xếp thì nó cao.
CONNECT- Tín hiệu này được sử dụng để điều khiển một điện trở bên ngoài (1,5 kΩ) dưới sự điều khiển của điều khiển phần mềm và nó được sử dụng bởi tính năng của Soft Connect

Pin19- P0.0 / PWM / TXD0

P0.0 là chân kỹ thuật số GPIO
TXD0 là bộ phát o / p cho UART0.
PWM1 là bộ điều biến độ rộng xung o / p-1.

Pin20- P1.31 / TRIESTE

P1.31 là chân kỹ thuật số GPIO
TRST là một thiết lập lại thử nghiệm cho giao diện JTAG.

Pin21-P0.1 / PWM3 / RXD0 / EINT0

P0.1 là chân kỹ thuật số GPIO
RXD0 là bộ thu i / p cho UART0.
PWM3 là bộ điều chế độ rộng xung o / p-3.
EINT0 là đầu vào 0 ngắt bên ngoài

Pin22- P0.2 / CAP0.0 / SCL0

P0.2 là chân kỹ thuật số GPIO
SCL0 là I / O xung nhịp I2C0 và o / p cống mở
CAP0.0 là i / p bắt cho Timer-0, kênh-0.

Pin 23, 43 và 51- VDD

Các chân này là điện áp cấp nguồn cho các cổng I / O cũng như lõi.

Pin24- P1.26 / RTCK

P1.26 là chân kỹ thuật số GPIO
RTCK là một CLK o / p thử nghiệm trả về, một tín hiệu bổ sung được thêm vào cổng JTAG. Khi tần số của bộ xử lý thay đổi thì nó sẽ giúp đồng bộ hóa trình gỡ lỗi.

Pin26- P0.3 / SDA0 / MAT0.0 / EINT1

P0.3 là chân kỹ thuật số GPIO
SDA0 là I / O dữ liệu I2C0 và o / p cống mở để tuân thủ bus I2C.
MAT0.0 được so khớp o / p cho timer-0, channel-0.
EINT1 là ngắt ngoài 1-i / p.

Pin27-P0.4 / CAP0.1 / SCK0 / AD0.6

P0.4 là một I / O chân kỹ thuật số GPIO
SCK0 là một CLK nối tiếp cho SPI0 và SPI CLK o / p từ master / i / p đến slave.
CAP0.1 là i / p bắt cho bộ đếm thời gian-0, kênh-0.
IAD0.6 biểu thị ADC-0, đầu vào-6

Pin28-P1.25 / EXTIN0

P1.25 là chân I / O kỹ thuật số GPIO
EXTIN0 là i / p kích hoạt bên ngoài và đầu vào / đầu ra tiêu chuẩn với kéo lên bên trong

Pin29- P0.5 / MAT0.1 / MISO0 / AD0.7

P0.5 là một I / O chân kỹ thuật số GPIO
MISO0 là một tổng thể trong quá trình phụ cho SPI0, dữ liệu i / p đến SPI-chủ / dữ liệu o / p từ SPI slave.
MAT0.1 là đối sánh o / p cho bộ định thời-0, kênh-1.
AD0.7 biểu thị ADC-0, đầu vào-7.

Pin30-P0.6 / MOSI0 / CAP0.2 / AD1.0

P0.6 là một I / O chân kỹ thuật số GPIO
MOSI0 là một phụ kiện chủ ra cho SPI0 và dữ liệu o / p từ chủ / dữ liệu SPI đến phụ kiện SPI.
CAP0.2 là i / p bắt cho Timer-0, kênh-2.

Pin31-P0.7 / PWM2 / SSEL0 / EINT2

P0.7 là một I / O chân kỹ thuật số GPIO
SSEL0 là một lựa chọn phụ cho SPI0 và chọn giao diện SPI làm phụ.
PWM2 là đầu ra của bộ điều chế độ rộng xung-2.
EINT2 là đầu vào 2 ngắt ngoài.

Pin32-P1.24 / TRACECLK

P1.24 là một I / O chân số GPIO.
TRACECLK là một CLK theo dõi và cổng đầu vào / đầu ra tiêu chuẩn với kéo lên bên trong

Pin33-P0.8 / TXD1 / PWM4 / AD1.1

P0.8 là một I / O chân kỹ thuật số GPIO
TXD1 là bộ phát o / p cho UART1.
PWM4 là bộ điều biến độ rộng xung o / p-4.
AD1.1 biểu thị ADC-1, đầu vào-1 và nó chỉ có thể đạt được trong LPC2144/46/48.

Pin34- P0.9 / PWM6 / RXD1 / EINT3

P0.9 là một I / O chân kỹ thuật số GPIO
RXD1 là bộ thu i / p cho UART1.
PWM6 là bộ điều chế độ rộng xung o / p-6.
EINT3 là đầu vào 3 ngắt bên ngoài

Pin35-P0.10 / RTS1 / CAP1.0 / AD1.2

P0.10 là một I / O chân kỹ thuật số GPIO
RTS1 đang yêu cầu gửi o / p cho UART1 và LPC2144 / 46/48.
CAP1.0 là i / p chụp cho bộ đếm thời gian-1, kênh-0.
AD1.2 biểu thị ADC-1, đầu vào-2 và nó chỉ có thể đạt được trong LPC2144/46/48

Pin36-P1.23 / PIPESTAT2

P1.23 là một I / O chân kỹ thuật số GPIO
PIPESTAT2 là trạng thái đường ống, bit-2. Và cổng Đầu vào / Đầu ra tiêu chuẩn với phần kéo lên bên trong

Pin37-P0.11 / CAP1.1 / CTS1 / SCL1

P0.11 là đầu vào / ra chân kỹ thuật số GPIO
CTS1 rõ ràng là có thể gửi i / p cho UART1 và chúng chỉ có thể truy cập được trong LPC2144/46/48
CAP1.1 là i / p chụp cho bộ đếm thời gian-1, kênh-1.
SCL1 - I2C1 CLK I / O và mở o / p cống để tuân thủ I2C-bus

Pin38-P0.12 / MAT1.0 / AD1.3 / DSR1

P0.12 là một I / O chân kỹ thuật số GPIO
DSR1 là một tập dữ liệu đã sẵn sàng i / p cho UART1 và chúng chỉ có thể truy cập được trong LPC2144/46/48.
MAT1.0 là đối sánh o / p cho bộ đếm thời gian-1, kênh-0.
AD1.3 biểu thị đầu vào ADC-3 và nó chỉ có thể truy cập được trong LPC2144/46/48.

Pin39-P0.13 / DTR1 / MAT1.1 / AD1.4

P0.13 là một I / O chân kỹ thuật số GPIO
DTR1 là một đầu cuối dữ liệu sẵn sàng o / p chỉ dành cho UART1 và LPC2144 / 46/48.
MAT1.1 là đối sánh o / p cho bộ định thời-1, kênh-1.
AD1.4 biểu thị đầu vào ADC-4 và chúng chỉ có thể truy cập được trong LPC2144/46/48.

Pin40-P1.22 / PIPESTAT1

P1.22 là một I / O chân số GPIO
PIPESTAT1 là trạng thái đường ống, bit-1 và cổng Đầu vào / Đầu ra tiêu chuẩn với phần kéo lên bên trong

Pin41-P0.14 / DCD1 / EINT1 / SDA1

P0.14 là một I / O chân kỹ thuật số GPIO
DCD1 là một sóng mang dữ liệu phát hiện i / p cho UART1 và cũng chỉ cho LPC2144/46/48.
EINT1 là đầu vào 1 ngắt bên ngoài.
SDA1 là I / O dữ liệu I2C1 và một o / p cống mở để tuân thủ bus I2C

Pin44: P1.21 / PIPESTAT0 44

I / O P1.21 là một I / O chân kỹ thuật số GPIO
PIPESTAT0 là Trạng thái đường ống, bit 0, và cổng Đầu vào / Đầu ra tiêu chuẩn bằng cách kéo lên bên trong.

Pin45: P0.15 / EINT2 / RI1 / AD1.5 45

I / O P0.15 là một I / O chân kỹ thuật số GPIO
RI1 là một con trỏ vòng i / p cho UART1 và nó chỉ có thể truy cập được trong LPC2144/46/48.
EINT2 là đầu vào 2 ngắt ngoài.
AD1.5 cho biết ADC 1, đầu vào-5 và cũng chỉ khả dụng trong LPC2144/46/48

Pin46: P0.16 / MAT0.2 / EINT0 / CAP0.2

P0.16 là một I / O chân kỹ thuật số GPIO
EINT0 là đầu vào ngắt0- bên ngoài.
MAT0.2 là đối sánh o / p cho Timer-0, kênh -2
CAP0.2 là i / p bắt cho Timer-0, kênh-2.

Pin47: P0.17 / SCK1 / CAP1.2 / MAT1.2 47

P0.17 là một I / O chân kỹ thuật số GPIO
CAP1.2 là i / p bắt cho Timer-1, kênh-2.
SCK1 là một CLK nối tiếp cho SSP và CLK o / p từ chủ đến tớ.
MAT1.2 là đối sánh o / p cho Bộ hẹn giờ-1, kênh-2.

Pin48: P1.20 / TRACESYNC

P1.20 là một I / O chân kỹ thuật số GPIO
TRACESYNC là đồng bộ hóa theo dõi.

Pin49: VBAT

Nguồn cung cấp RTC: Chân này cung cấp nguồn cho RTC.

Pin52: P1.30 / TMS

P1.30 là một I / O chân kỹ thuật số GPIO

TMS là một lựa chọn chế độ thử nghiệm cho giao tiếp của JTAG.

Pin53: P0.18 / CAP1.3 / MISO1 / MAT1.3

P0.18 là một I / O chân kỹ thuật số GPIO
CAP1.3 là i / p bắt cho Timer 1, kênh 3.
MISO1 là một trong Slave-out chính cho SSP và dữ liệu i / p tới SPI- master

Pin54: P0.19 / MOSI1 / MAT1.2 / CAP1.2

P0.19 là một I / O chân số GPIO.
MAT1.2 biểu thị khớp o / p cho Bộ hẹn giờ 1, kênh 2.
MOSI1 là một master out slave cho SSP master.
CAP1.2 là i / p bắt cho Timer 1, kênh 2.

Chân 55: P0.20 / SSEL1 / MAT1.3 / EINT3

P0.20 là một I / O chân kỹ thuật số GPIO.
MAT1.3 là đối sánh o / p cho Bộ hẹn giờ 1, kênh 3. I
SSEL1 là một Slave Select được thiết kế cho SSP. Tại đây, chọn giao diện của SSP làm nô lệ.
EINT3 là đầu vào 3 ngắt bên ngoài.

Pin56: P1.29 / TCK

P1.29 là một I / O chân kỹ thuật số GPIO
TCK là một CLK thử nghiệm cho một giao diện của JTAG.

Pin57: Đầu vào Đặt lại Bên ngoài

Thiết bị có thể được sắp xếp lại theo mức THẤP trên chân này, ảnh hưởng đến các cổng Đầu vào / Đầu ra cũng như các thiết bị ngoại vi để đạt được điều kiện mặc định của chúng và quá trình thực thi của bộ xử lý bắt đầu ở địa chỉ 0.

Pin58: P0.23 / VBUS

P0.23 là một I / O chân kỹ thuật số GPIO
VBUS chỉ định sự tồn tại của nguồn USB-bus

Pin59: VSSA

“freq sang mạch chuyển đổi điện áp ”

VSSA là một mặt đất tương tự và đây phải là điện áp tương tự như VSS, mặc dù nó nên được tách biệt để giảm lỗi và nhiễu

Pin60: P1.28 / TDI 60

P1.28 là một I / O chân kỹ thuật số GPIO
Chân TDI là dữ liệu kiểm tra được sử dụng để giao tiếp JTAG

Pin61: XTAL2

XTAL2 là một o / p từ bộ khuếch đại dao động

Pin62: XTAL1

XTAL1 là i / p cho bộ tạo CLK bên trong cũng như các mạch dao động

Pin63: Tham chiếu VREF-ADC

Chân này về danh nghĩa phải bằng hoặc nhỏ hơn điện áp VDD mặc dù nó nên được tách riêng để giảm lỗi cũng như nhiễu.

Pin64: P1.27 / TDO 64

P1.27 là một I / O chân kỹ thuật số GPIO
TDO là dữ liệu kiểm tra được sử dụng để giao tiếp JTAG.

Vì vậy, đây là về cấu hình chân vi điều khiển LPC2148 dựa trên ARM 7. Đối với sinh viên kỹ thuật điện tử, thông tin này sẽ cung cấp kiến thức cơ bản về cấu hình chân cắm, bộ nhớ cổng I / O, cũng như thanh ghi. Đây là một câu hỏi dành cho bạn, đó là các ứng dụng của vi điều khiển LPC2148 là gì?