Dấu trừ một nửa là gì: Mạch sử dụng Cổng logic

Trong lĩnh vực điện tử, khái niệm quan trọng nhất mà mọi thành phần hoạt động trên đó là “ Cổng logic “. Khi khái niệm về cổng logic được thực hiện trong mọi chức năng như trong mạch tích hợp, cảm biến, mục đích chuyển mạch, bộ vi điều khiển và bộ xử lý, mục đích mã hóa và giải mã, v.v. Ngoài những điều này, có rất nhiều ứng dụng của Cổng Logic. Có nhiều loại cổng logic như Adder, Subtractor, Full Adder , Dấu trừ đầy đủ, Dấu trừ một nửa, và nhiều người khác. Vì vậy, bài viết này cung cấp thông tin tổng hợp về một nửa mạch trừ , bảng sự thật một nửa số trừ , và các khái niệm liên quan.

Half Subtractor là gì?

Trước khi thảo luận về phép trừ một nửa, chúng ta phải biết phép trừ nhị phân. Trong phép trừ nhị phân, quá trình của phép trừ tương tự như phép trừ số học. Trong phép trừ số học, hệ thống số cơ số 2 được sử dụng trong khi trong phép trừ nhị phân, số nhị phân được sử dụng để trừ. Các điều khoản kết quả có thể được biểu thị bằng sự khác biệt và đi vay.

Bộ trừ một nửa là thiết yếu nhất mạch logic tổ hợp được sử dụng trong điện tử kỹ thuật số . Về cơ bản, đây là một thiết bị điện tử hay nói cách khác, chúng ta có thể nói nó như một mạch logic. Mạch này được sử dụng để thực hiện phép trừ hai chữ số nhị phân. Trong bài trước, chúng ta đã thảo luận về khái niệm về một nửa bộ cộng và một mạch bộ cộng đầy đủ sử dụng số nhị phân để tính toán. Tương tự, mạch trừ sử dụng số nhị phân (0,1) cho phép trừ. Mạch của bộ trừ một nửa có thể được xây dựng với hai cổng logic cụ thể là cổng NAND và EX-OR . Mạch này cung cấp cho hai yếu tố như sự khác biệt cũng như chúng vay mượn.

Như trong phép trừ nhị phân, chữ số chính là 1, chúng ta có thể tạo ra vay trong khi chuỗi con 1 cao hơn giá trị nhỏ nhất 0 và do đó, vay sẽ cần. Ví dụ sau đây cho phép trừ nhị phân của hai bit nhị phân.

Trong phép trừ trên, hai chữ số có thể được biểu diễn bằng A và B. Hai chữ số này có thể được trừ đi và cho các bit kết quả là hiệu và sai.

Khi chúng ta quan sát hai hàng đầu tiên và thứ tư, sự khác biệt giữa các hàng này, sau đó là sự khác biệt và đi vay là tương tự bởi vì luồng phụ nhỏ hơn giá trị tối thiểu. Tương tự, khi chúng ta quan sát hàng thứ ba, giá trị minuend được trừ khỏi subtrahend. Vì vậy, sự khác biệt và bit mượn là 1 bởi vì chữ số truyền con vượt trội hơn chữ số min.

Mạch tổ hợp này là một công cụ cần thiết cho bất kỳ loại mạch kỹ thuật số để biết các kết hợp có thể có của đầu vào và đầu ra. Ví dụ, nếu bộ trừ có hai đầu vào thì kết quả đầu ra sẽ là bốn. O / p của dấu trừ một nửa được đề cập trong bảng dưới đây sẽ biểu thị bit chênh lệch cũng như bit mượn. Giải thích bảng sự thật của mạch có thể được thực hiện bằng cách sử dụng các cổng logic như cổng logic EX-OR và hoạt động cổng AND, theo sau là cổng NOT.

Giải bảng sự thật bằng cách sử dụng Bản đồ K được hiển thị bên dưới.

một nửa số trừ k bản đồ

Các một nửa biểu thức trừ bằng cách sử dụng bảng sự thật và bản đồ K có thể được suy ra như

Sự khác biệt (D) = ( x’y + xy ')

= x ⊕ y
Vay (B) = x’y

Mạch logic

Các mạch logic nửa trừ có thể được giải thích bằng cách sử dụng các cổng logic:

• 1 cổng XOR
• 1 cổng KHÔNG
• 1 cổng VÀ

Đại diện là

Mạch logic nửa trừ

Sơ đồ khối nửa trừ

Sơ đồ khối của bộ trừ một nửa được hiển thị ở trên. Nó yêu cầu hai đầu vào cũng như đưa ra hai đầu ra. Ở đây đầu vào được biểu thị bằng A&B và đầu ra là Chênh lệch và Đi vay.

Mạch trên có thể được thiết kế với cổng EX-OR & NAND. Ở đây, cổng NAND có thể được xây dựng bằng cách sử dụng cổng VÀ và KHÔNG. Vì vậy, chúng tôi yêu cầu ba cổng logic để tạo một nửa mạch trừ cụ thể là cổng EX-OR, cổng NOT và cổng NAND.

Sự kết hợp của cổng AND và cổng NOT tạo ra một cổng kết hợp khác có tên là Cổng NAND. Đầu ra cổng Ex-OR sẽ là bit Chênh lệch và đầu ra Cổng NAND sẽ là bit Mượn cho các đầu vào giống nhau A&B.

Và cổng

Cổng AND là một loại cổng logic kỹ thuật số với nhiều đầu vào và một đầu ra duy nhất và dựa trên các kết hợp đầu vào, nó sẽ thực hiện kết hợp logic. Khi tất cả các đầu vào của cổng này cao, thì đầu ra sẽ cao, ngược lại thì đầu ra sẽ thấp. Sơ đồ logic của cổng AND với bảng sự thật được hiển thị bên dưới.

Cổng VÀ Bảng sự thật

Cổng KHÔNG

Cổng NOT là một loại cổng logic kỹ thuật số với một đầu vào duy nhất và dựa trên đầu vào, đầu ra sẽ được đảo ngược. Ví dụ, khi đầu vào của cổng NOT cao thì đầu ra sẽ thấp. Sơ đồ logic của cổng NOT với bảng sự thật được hiển thị bên dưới. Bằng cách sử dụng loại cổng logic này, chúng ta có thể thực hiện các cổng NAND và NOR.

KHÔNG phải cổng và bảng sự thật

Cổng Ex-OR

Cổng Exclusive-OR hoặc EX-OR là một loại cổng logic kỹ thuật số với 2 đầu vào & đầu ra duy nhất. Hoạt động của cổng logic này phụ thuộc vào cổng OR. Nếu bất kỳ ai trong số các đầu vào của cổng này cao, thì đầu ra của cổng EX-OR sẽ cao. Biểu tượng và bảng sự thật của EX-OR được hiển thị bên dưới.

Cổng XOR và Bảng Sự thật

Half Subtractor Circuit sử dụng Nand Gate

Việc thiết kế bộ trừ có thể được thực hiện bằng sử dụng cổng logic như cổng NAND & cổng Ex-OR. Để thiết kế một nửa mạch trừ này, chúng ta phải biết hai khái niệm là sự khác biệt và sự vay mượn.

Half Subtractor Circuit sử dụng Nand Gate

Nếu chúng tôi theo dõi một cách thận trọng, có thể thấy khá rõ ràng rằng sự đa dạng của hoạt động được thực hiện bởi mạch này có liên quan chính xác đến hoạt động cổng EX-OR. Do đó, chúng ta chỉ cần sử dụng cổng EX-OR để tạo sự khác biệt. Theo cách tương tự, sự vay mượn được tạo ra bởi một nửa mạch cộng có thể đạt được đơn giản bằng cách sử dụng kết hợp các cổng logic như cổng AND và cổng NOT.

HS này cũng có thể được thiết kế bằng cách sử dụng các cổng NOR, nơi cần 5 cổng NOR để xây dựng. Sơ đồ mạch bộ trừ một nửa sử dụng cổng NOR được hiển thị như sau:

Dấu trừ một nửa sử dụng cổng không

Bảng sự thật

Mã VHDL và Testbench

Mã VHDL cho bộ trừ một nửa được giải thích như sau:

thư viện IEEE

sử dụng IEEE.STD_LOGIC_1164.ALL

sử dụng IEEE.STD_LOGIC_ARITH.ALL

sử dụng IEEE.STD_LOGIC_UNSIGNED.ALL

thực thể Half_Sub1 mới là

Cổng (a: in STD_LOGIC

b: trong STD_LOGIC

HS_Diff: ra STD_LOGIC

HS_Borrow: out STD_LOGIC)

end Half_Sub1

Kiến trúc Behavioral của Half_Sub1 là

bắt đầu

HS_Diff<=a xor b

HS_Borrow<=(not a) and b

Các mã testbench cho HS được giải thích như sau:

LIBRARY IEEE

SỬ DỤNG ieee.std_logic_1164.ALL

ENTITY HS_tb IS

HẾT HS_tb

KIẾN TRÚC HS_tb CỦA HS_tb LÀ

HỢP CHẤT HS

PORT (a: IN std_logic

b: IN std_logic

HS_Diff: OUT std_logic

HS_Borrow: OUT std_logic

)

KẾT THÚC HỢP PHẦN

signal a: std_logic: = ‘0’

signal b: std_logic: = ‘0’

signal HS_Diff: std_logic

signal HS_Borrow: std_logic

BẮT ĐẦU

mới: HS PORT MAP (

a => a,

b => b,

HS_Diff => HS_Diff,

HS_borrow => HS_borrow

)

kích thích_proc: quá trình

bắt đầu

đến<= ‘0’

b<= ‘0’

đợi 30 ns

đến<= ‘0’

b<= ‘1’

đợi 30 ns

đến<= ‘1’

b<= ‘0’

đợi 30 ns

đến<= ‘1’

b<= ‘1’

chờ đợi

kết thúc quá trình

KẾT THÚC

Dấu trừ đầy đủ sử dụng dấu trừ một nửa

Bộ trừ đầy đủ là một thiết bị tổ hợp vận hành chức năng trừ bằng cách sử dụng hai bit và là minuend và subtrahend. Mạch xem xét mượn đầu ra trước đó và nó có ba đầu vào với hai đầu ra. Ba đầu vào là minuend, subtrahend và đầu vào nhận được từ đầu ra trước đó là vay và hai đầu ra là chênh lệch và vay.

Sơ đồ lôgic dấu trừ đầy đủ

Bảng sự thật cho dấu trừ đầy đủ Là

Với bảng sự thật ở trên, sơ đồ mạch quảng cáo sơ đồ logic để triển khai bộ trừ đầy đủ sử dụng bộ trừ một nửa được hiển thị bên dưới:

Dấu trừ đầy đủ sử dụng HS

Ưu điểm và hạn chế của Half Subtractor

Ưu điểm của bộ trừ một nửa là:

• Việc thực hiện và xây dựng mạch này rất đơn giản và dễ dàng
• Mạch này tiêu thụ điện năng tối thiểu trong xử lý tín hiệu kỹ thuật số
• Các chức năng tính toán có thể được thực hiện với tốc độ cải thiện

Các hạn chế của mạch tổ hợp này là:

Mặc dù có nhiều ứng dụng rộng rãi của dấu trừ một nửa trong nhiều hoạt động và chức năng, có một số hạn chế và đó là:

• Các mạch bộ trừ một nửa sẽ không chấp nhận “Vay-vào” từ các đầu ra trước đó, đây là nhược điểm quan trọng của mạch này
• Vì nhiều ứng dụng thời gian thực hoạt động dựa trên phép trừ nhiều bit, thiết bị trừ một nửa không có bất kỳ khả năng trừ nhiều bit nào

Các ứng dụng của Half Subtractor

Các ứng dụng của bộ trừ một nửa bao gồm những điều sau đây.

• Bộ trừ một nửa được sử dụng để giảm lực của tín hiệu âm thanh hoặc sóng vô tuyến
• Nó có thể được sử dụng trong bộ khuếch đại để giảm biến dạng âm thanh
• Bộ trừ một nửa là được sử dụng trong ALU của bộ xử lý
• Nó có thể được sử dụng để tăng và giảm toán tử và cũng tính toán các địa chỉ
• Dấu trừ một nửa được sử dụng để trừ các số cột ít quan trọng nhất. Đối với phép trừ các số có nhiều chữ số, nó có thể được sử dụng cho LSB.

Do đó, từ lý thuyết bộ trừ một nửa ở trên, cuối cùng, chúng ta có thể chốt lại rằng bằng cách sử dụng mạch này, chúng ta có thể trừ từ một bit nhị phân từ một bit nhị phân khác để cung cấp các đầu ra như Chênh lệch và Mượn. Tương tự, chúng ta có thể thiết kế bộ trừ một nửa bằng cách sử dụng mạch cổng NAND cũng như cổng NOR. Các khái niệm khác được biết là một nửa mã xác minh bộ trừ và cách vẽ sơ đồ RTL?