Kích hoạt đầu vào Bộ định thời đơn ổn định được đồng bộ hóa sử dụng IC 555

Ở đây chúng tôi nghiên cứu một mạch đơn ổn dựa trên IC 555 có khoảng thời gian ổn định đầu ra chỉ bắt đầu sau khi kích hoạt đầu vào được giải phóng, do đó đảm bảo rằng thời lượng thời gian BẬT của bộ kích hoạt được thêm vào khoảng thời gian BẬT được lập trình trước của monostable. Ý tưởng do ông John Brogan yêu cầu

Thông số kỹ thuật

Tôi muốn biết liệu tôi có thể thuê bạn cho một dự án rất đơn giản hay không. Đây là để giúp tôi tìm hiểu các mạch.

Tôi đang tìm loại mạch sau (xem bên dưới). Bạn có thể cho tôi biết những gì nó sẽ chi phí để thiết kế?

Trên bảng mạch sẽ có 4 chân. 2 chốt bên trái bảng, 2 chốt bên phải.

Khi ai đó đóng mạch ở phía TRÁI của bảng, trong giây lát hoặc trong thời gian dài mà họ vẫn đóng mạch, các chân ở phía PHẢI của bảng sẽ đóng * CỘNG * 2 phút sau thời gian mạch ở phía TRÁI của bảng được mở. (đó là phần tôi đang mắc kẹt - làm thế nào để giữ một mạch điện luôn đóng trong “n” phút trước khi một mạch điện khác được mở.

Vui lòng cho tôi biết bạn sẽ tính phí gì để lập sơ đồ này và liệt kê các bộ phận tôi cần mua để thực hiện.

Cảm ơn bạn!

John Brogan
Colorado

Thiết kế

Nói cách khác, yêu cầu trên đòi hỏi một monostable có đầu ra về độ trễ trạng thái sẽ chỉ bắt đầu khi kích hoạt đầu vào được giải phóng, có nghĩa là giả sử monostable được thiết kế để tạo ra độ trễ là 2 phút và giả sử thời gian giữ kích hoạt đầu vào là x phút, tổng độ trễ tại chân đầu ra 3 của IC sau đó là = 2 phút + 'x' phút.

Thiết kế có thể được cấu hình đơn giản bằng cách thêm một tầng PNP vào một mạch ổn định IC 555 tiêu chuẩn.

Tham khảo hình bên dưới, chúng ta thấy một mạch ổn định IC 555 tiêu chuẩn tạo ra một đầu ra cao trong thời gian trễ xác định bởi R2 và C1. Điều này bắt đầu mỗi khi pin2 được nối đất trong giây lát hoặc có thể trong một khoảng thời gian tương đối lâu hơn.

Tuy nhiên, thông thường điều này sẽ xảy ra ngay sau khi pin2 được nối đất mà không xem xét thời gian BẬT của kích hoạt và chúng tôi không muốn tình huống này xảy ra cho thiết kế được đề xuất.

Sự cố được khắc phục hiệu quả bằng cách đưa thiết bị PNP T1 vào vị trí được hiển thị của mạch.

Như đã đề xuất trong yêu cầu khi các chân bên trái được đóng lại, T1 được phép với phân cực âm buộc nó phải dẫn.

Điều kiện trên cho phép đầu ra tăng cao nhưng làm ngắn tụ điện định thời C1 qua bộ phát / cpllector T1 để nó không thể sạc cho đến khi người dùng mở các chân bên trái.

Sau khi các chân bên trái được nhả ra, C1 được phép sạc và bắt đầu hoạt động đếm ổn định trong đó rơ le hoạt động và đóng các chân bên phải trong tổng thời gian là hai phút đã đặt cộng với khoảng thời gian đầu vào được giữ đóng.

Sơ đồ mạch

Thông số kỹ thuật sơ đồ chân IC 555