IC 4040 Datasheet, Pinout, Application

Về mặt kỹ thuật, IC 4040 là một chip đếm gợn sóng nhị phân 12 giai đoạn, nói cách đơn giản là một thiết bị sẽ tạo ra đầu ra tần số trễ được tính toán để đáp ứng với mọi xung được áp dụng tại đầu vào xung nhịp của nó. Độ trễ này được tăng lên với tốc độ 2 ^ (n) trong đó n là thứ tự sơ đồ chân trong chuỗi các đầu ra của nó.

Thông số kỹ thuật chính

Các tính năng và thông số kỹ thuật chính của IC có thể được hiểu như sau:

12 đầu ra được đệm đầy đủ chia các đồng hồ đầu vào theo tỷ lệ 2 ^ (n) trong đó n = thứ tự sơ đồ bắt đầu từ Q0 cho đến Q11.

Trình tự đầu ra ở trên xảy ra tương ứng với mọi cạnh giảm của đồng hồ được áp dụng tại sơ đồ chân CP đầu vào đồng hồ của nó. IC sẽ đáp ứng ngay cả với một xung đồng hồ giảm tương đối chậm một cách hiệu quả.

Một đầu vào thiết lập lại chính không đồng bộ (MR) duy nhất đặt lại tất cả các đầu ra về 0 khi áp dụng mức logic cao, trong khi mức logic thấp không đổi cho phép IC duy trì hoạt động.

IC trở nên hoạt động hoàn toàn với Vdd thấp nhất là 3V và duy trì đặc tính hoạt động không đổi ngay cả ở điện áp khoảng 15V.

Hãy kiểm tra các thông số không được vượt quá đối với IC 4040

• Điện áp cung cấp (Vdd) = Thông thường từ 3V đến 15V, 18V là giới hạn tối đa.
• Điện áp đầu vào (Vi) = Điện áp có thể được áp dụng ở các đầu vào như CP, MR, v.v. thường phải dưới Vdd hoặc tối đa là = Vdd + 0,5V
• Yêu cầu dòng điện hoạt động tối ưu = 50mA vì có rất nhiều đầu ra tham gia và mỗi đầu ra

Chi tiết sơ đồ chân

Sơ đồ trên mô tả cấu hình sơ đồ chân của IC 4040, chúng có thể được đánh giá như sau:

Sơ đồ chân Q0 đến Q11 là đầu ra của vi mạch.

1. Vss là chân nối đất.
2. Vdd là chân dương.
3. MR là sơ đồ chân đặt lại
4. CP là đầu vào đồng hồ.

Trình tự thời gian

Bây giờ chúng ta hãy phân tích trình tự thời gian đầu ra của IC 4040. Như thể hiện trong sơ đồ sau, chúng ta có thể thấy và hiểu các chi tiết sau:

Miễn là đầu vào MR cao, các đầu ra IC không tạo ra phản hồi. Ngay khi nó xuống thấp, IC bắt đầu phản hồi và đếm xung nhịp đầu vào ở đầu vào CP.

Chân đầu ra đầu tiên Q0 tăng cao sau 2 ^ (n) xung nhịp tại CP, đó là = 2 ^ (0) = 1, nghĩa là Q0 trở nên cao ở cạnh giảm của xung đầu tiên và xuống thấp để đáp ứng với cạnh giảm của xung đồng hồ tiếp theo và như vậy.
Tương tự Q1 tăng cao sau khi 2 ^ (1) = 2, nghĩa là nó tăng cao ngay khi phát hiện ra mép giảm của đồng hồ thứ hai và đi xuống thấp ở mép rơi của đồng hồ thứ 4 tiếp theo, v.v.

Q2 giống hệt nhau lên cao và xuống thấp sau 2 ^ (2) = các cạnh giảm của đồng hồ thứ 4, v.v.

Trình tự trên được tiếp tục cho đến Q11, đáp ứng với các đầu vào đồng hồ duy trì ở CP.

Có nghĩa là nếu giả sử CP được tăng xung nhịp 1Hz, Q11 sẽ tăng cao sau 2 ^ 11 giây hoặc sau 2048 giây tương đương với khoảng 34 phút, chỉ cần tưởng tượng phạm vi độ trễ mà bạn có thể đạt được bằng cách tăng đầu vào xung nhịp lên bằng giây hoặc có thể bằng phút.

Gợi ý ứng dụng

Từ phân tích chi tiết trên của bảng dữ liệu IC 4040, chúng ta có thể kết luận rằng IC thường phù hợp cho tất cả các ứng dụng liên quan đến yêu cầu phân chia tần số hoặc yêu cầu tạo khoảng thời gian trễ.

Do đó, nó có thể trở nên đặc biệt thích hợp cho các ứng dụng mạch phân tần, bộ định thời gian dài, bộ phóng điện và các ứng dụng tương tự khác.