Hạn chế chính của mạch tổ hợp là, nó không sử dụng bất kỳ bộ nhớ nào để lưu trạng thái hiện tại và trước đó. Do đó trạng thái trước đó của đầu vào không có bất kỳ ảnh hưởng nào đến trạng thái hiện tại của mạch. Trong khi đó, mạch tuần tự có bộ nhớ nên đầu ra có thể thay đổi tùy theo đầu vào. Loại mạch này sử dụng đầu vào, đầu ra, đồng hồ trước đó và một phần tử bộ nhớ. Ở đây các phần tử bộ nhớ có thể là chốt hoặc flip-flops. Các mạch tuần tự được thiết kế bằng nhiều phương pháp khác nhau như sử dụng ROM và lật, PLA, CPLD (Thiết bị logic có thể lập trình phức tạp) , FPGA (Mảng cổng lập trình trường) . Trong bài viết này, chúng ta sẽ chỉ thảo luận về cách thiết kế một mạch tuần tự sử dụng PLA.
Sơ đồ khối của mạch tuần tự như hình dưới đây:
Sơ đồ khối của mạch tuần tự
Thiết kế mạch tuần tự sử dụng PLA
Mạch tuần tự có thể được thực hiện bằng cách sử dụng PLA (Mảng logic có thể lập trình) và flip-flops. Trong thiết kế này, việc chỉ định trạng thái có thể rất quan trọng vì việc sử dụng chỉ định trạng thái tốt có thể làm giảm số lượng điều khoản sản phẩm bắt buộc và do đó giảm quy mô yêu cầu của PLA. Một thuật ngữ sản phẩm được định nghĩa là sự kết hợp của các chữ, trong đó mỗi chữ là một biến hoặc phủ định của nó.
Vì chúng ta hãy xem xét thiết kế một bộ chuyển đổi mã. Bảng trạng thái được hiển thị bên dưới trong bảng có thể được thực hiện bằng cách sử dụng một PLA và ba dép tông như hình dưới đây. Cấu hình mạch này rất giống với thiết kế dựa trên ROM flip-flop, ngoại trừ ROM được thay thế bằng PLA có kích thước phù hợp. Việc gán trạng thái dẫn đến bảng chân lý được đưa ra dưới đây. Bảng này có thể được lưu trữ trong PLA với bốn đầu vào, 13 điều khoản sản phẩm và bốn đầu ra, nhưng điều này sẽ giảm kích thước một chút so với ROM 16 từ.
| X Q1 Q2 Q3 | Với D1 D2 D3 |
| 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 | 1 0 0 1 1 0 1 1 0 1 0 0 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 0 X X X X 0 0 1 0 0 1 0 0 1 1 0 0 1 1 0 1 0 1 1 0 1 0 0 0 X X X X X X X X |
Bảng: Bảng sự thật
HIỆN TẠI TIỂU BANG
| NHÀ NƯỚC TIẾP THEO X = 0 1 | HIỆN TẠI ĐẦU RA (Z) |
| ĐẾN | B C | 1 0 |
B C | D E Và E | 1 0 0 1 |
D LÀ | H H H M | 0 1
1 0 |
H M | A A ĐẾN - | 0 1 1 - |
Bảng: Bảng trạng thái
Thiết kế các mạch tuần tự bằng PLA
Phương trình đầu ra đầu vào do Bản đồ Karnaugh tạo ra
Ở đây, vì có bảy trạng thái, ba D flip-flops là bắt buộc. Vì vậy, một mạch PLA với 4 đầu vào và 4 đầu ra là bắt buộc. Nếu việc gán trạng thái của bộ chuyển đổi mã được xem xét, phương trình đầu ra kết quả và phương trình đầu vào flip-flop D rút ra từ Karnaugh có thể được viết như các phương trình sau
D1 = Q1 + = Q2 ”
D2 = Q2 + = Q2 ”
D3 = Q3 + = Q1 Q2 Q3 = X ”Q1 Q3” = X Q1 ”Q2”
Z = X ”Q3” + X Q3
| X Q1 Q2 Q3 | Với D1 D2 D3 |
- - 0 - - 1 - - - 1 1 1 0 1 - 0 1 0 0 - 0 - - 0 mười một
| 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0
|
Bảng PLA tương ứng với các phương trình này được đưa ra trong bảng trên. Bảng này có thể được thực hiện bằng cách sử dụng PLA với bốn đầu vào, bảy thuật ngữ sản phẩm và bốn đầu ra. Để xác minh hoạt động của thiết kế trên ban đầu, giả sử rằng X = 0 và Q1Q2Q3 = 000. Thao tác này chọn các hàng - - 0- và 0 - - -0 trong bảng, do đó Z = 0 và D1D2D3 = 100. Sau khi cạnh đồng hồ hoạt động, Q1Q2Q3 = 100. Nếu đầu vào tiếp theo là X = 1, thì các hàng - - 0 - và - 1- - được chọn, do đó Z = 0 và D1D2D3 = 110. Sau khi cạnh đồng hồ hoạt động, Q1Q2Q3 = 110.
Mảng logic có thể lập trình (PLA)
Mảng logic khả trình là một thiết bị logic có thể lập trình được. Nó thường được sử dụng để thực hiện các mạch logic tổ hợp. PLA có một tập hợp các mặt phẳng VÀ có thể lập trình (mảng AND), liên kết với một tập các mặt phẳng HOẶC có thể lập trình (mảng OR), sau đó chúng có thể được bổ sung tạm thời để tạo ra đầu ra. Bố cục này cho phép một số lượng lớn các hàm logic được tổng hợp trong tổng sản phẩm (SOP) các hình thức kinh điển. Dưới đây là một sơ đồ khối đơn giản của PLA.
Sơ đồ khối của PLA
Sự khác biệt chính giữa PLA và PAL (logic mảng có thể lập trình) là,
PLA: Cả hai Máy bay AND và máy bay OR có thể lập trình được.
PAL: Chỉ mặt phẳng AND là có thể lập trình được, trong khi mặt phẳng OR là cố định.
Để hiểu rõ hơn về PLA, ở đây chúng tôi đang xem xét ví dụ dưới đây.
Hãy cố gắng triển khai các hàm f1 và f2 này được cho là
Đầu vào x1, x2, x3 và các tín hiệu bổ sung tương ứng của chúng được đưa đến mặt phẳng AND có thể lập trình được, ở đó chúng ta sẽ nhận được đầu ra mặt phẳng AND dưới dạng các minterms được gọi là P1, P2, P3. Sau đó, các tín hiệu này được đưa đến mặt phẳng OR có thể lập trình để tạo ra hàm đầu ra cần thiết f1 và f2 (tổng các sản phẩm). Hình dưới đây mô tả việc triển khai cấp cổng của PLA cho các chức năng nhất định.
Thực hiện PLA
Đây là tất cả về thiết kế các mạch tuần tự sử dụng PLA. Chúng tôi cho rằng thông tin được đưa ra trong bài viết này là hữu ích để bạn hiểu rõ hơn về khái niệm này. Hơn nữa, bất kỳ câu hỏi nào liên quan đến bài viết này hoặc bất kỳ trợ giúp nào trong thực hiện các dự án điện và điện tử , bạn có thể tiếp cận với chúng tôi bằng cách bình luận trong phần bình luận bên dưới. Dưới đây là một câu hỏi cho bạn, Một mạch tuần tự có nghĩa là gì?
